淺談如何提高嵌入式系統(tǒng)PCB信號的完整性
發(fā)布時間：2020-11-18
瀏覽次數(shù)：738
隨著電子技術(shù)的不斷進步，越來越多領(lǐng)域會應用到嵌入式系統(tǒng)，而在這眾多的應用當中，人們考慮的不再是功能和性能，而是可靠性和兼容性。那么，如何通過布線技術(shù)提高嵌入式系統(tǒng)PCB的信號完整性便成為一個“重要議題”。
眾所周知，PCB(印制電路板)是電子產(chǎn)品中電路元件和器件的基本支撐件，其設(shè)計質(zhì)量往往直接影響嵌入式系統(tǒng)的可靠性和兼容性。以往，一些低速電路板中，時鐘頻率一般只有10 MHz左右，電路板或封裝設(shè)計的主要挑戰(zhàn)就是如何在雙層板上布通所有的信號線以及如何在組裝時不破壞封裝。
由于互連線不曾影響系統(tǒng)性能，所以互連線的電氣特性并不重要。在這種意義下對信號低速電路板中的互連線是暢通透明的。但是隨著嵌入式系統(tǒng)的發(fā)展，采用的電路基本上都是高頻電路，由于時鐘頻率的提高，信號上升沿也變短，印制電路對經(jīng)過信號產(chǎn)生的容抗和感抗將遠遠大于印制電路本身的電阻，嚴重影響信號的完整性。對于嵌入式系統(tǒng)，當時鐘頻率超過100 MHz或上升沿小于1 ns時，信號完整性效應就變得重要了。
在PCB中，信號線是信號傳輸?shù)闹饕d體，信號線的走線情況將直接決定信號傳輸?shù)膬?yōu)越，從而直接影響整個嵌入式的性能。不合理的布線，將嚴重引發(fā)多種信號完整性的問題，對電路產(chǎn)生時序、噪聲和電磁干擾(EMI)等，將嚴重影響嵌入式的性能。對此，本文從高速數(shù)字電路中信號線的實際電氣特性出發(fā)，建立電氣特性模型，尋找影響信號完整性的主要原因及解決問題的方法，給出布線中應該注意的問題和遵循的方法和技巧。
信號完整性
信號完整性是指信號在信號線上的質(zhì)量，即信號在電路中能以正確的時序和電壓電平作出響應的能力，信號具有良好的信號完整性是指在需要的時候具有所必需達到的電壓電平數(shù)值。差的信號完整性不是由某一單一因素導致的，而是板級設(shè)計中多種因素共同引起的。信號完整性問題體現(xiàn)在很多方面，主要包括延遲、反射、串擾、過沖、振蕩、地彈等。
延遲：延遲是指信號在PCB板的傳輸線上以有限的速度傳輸，信號從發(fā)送端發(fā)出到達接收端，其間存在一個傳輸延遲。信號延遲會對嵌入式的時序產(chǎn)生影響;傳輸延遲主要取決于導線的長度和導線周圍介質(zhì)的介電常數(shù)。在高速數(shù)字系統(tǒng)中，信號傳輸線長度是影響時鐘脈沖相位差的最直接因素，時鐘脈沖相位差是指同時產(chǎn)生的兩個時鐘信號到達接收端的時間不同步。時鐘脈沖相位差降低了信號沿到達的可預測性，如果時鐘脈沖相位差太大，會在接收端產(chǎn)生錯誤的信號。
反射：反射就是信號在信號線上的回波。當信號延遲時間遠大于信號跳變時間時，信號線必須當作傳輸線。當傳輸線的特性阻抗與負載阻抗不匹配時，信號功率(電壓或電流)的一部分傳輸?shù)骄€上并到達負載處，但是有一部分被反射了。若負載阻抗小于原阻抗，反射為負;反之，反射為正。布線的幾何形狀、不正確的線端接、經(jīng)過連接器的傳輸及電源平面不連續(xù)等因素的變化均會導致此類反射。
串擾：串擾是兩條信號線之間的耦合、信號線之間的互感和互容引起信號線上的噪聲。容性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。串擾噪聲源于信號線網(wǎng)之間、信號系統(tǒng)和電源分布系統(tǒng)之間、過孔之間的電磁耦合。串繞有可能引起假時鐘、間歇性數(shù)據(jù)錯誤等，對鄰近信號的傳輸質(zhì)量造成影響?，F(xiàn)實中，無法完全消除串擾，但可將其控制在系統(tǒng)所能承受的范圍之內(nèi)。PCB板層的參數(shù)、信號線間距、驅(qū)動端和接收端的電氣特性、基線端接方式對串擾都有一定的影響。
過沖和下沖：過沖就是第一個峰值或谷值超過設(shè)定電壓，對于上升沿，是指最高電壓;對于下降沿，是指最低電壓。下沖是指下一個谷值或峰值超過設(shè)定電壓。過分的過沖能夠引起保護二極管工作，導致其過早的失效。過分的下沖能夠引起假的時鐘或數(shù)據(jù)錯誤(誤操作)。
振蕩和環(huán)繞振蕩：振蕩現(xiàn)象是反復出現(xiàn)的過沖和下沖。信號的振蕩即是由線上過渡的電感和電容引起的振蕩，屬于欠阻尼狀態(tài)，而環(huán)繞振蕩，屬于過阻尼狀態(tài)。振蕩和環(huán)繞振蕩同反射一樣也是由多種因素引起的，振蕩可以通過適當?shù)亩私佑枰詼p小，但是不可能完全消除。
地電平反彈噪聲和回流噪聲：當電路中有較大的電流涌動時會引起地電平反彈噪聲，如大量芯片的輸出同時開啟時，將有一個較大的瞬態(tài)電流在芯片與板的電源平面流過，芯片封裝與電源平面的電感和電阻會引發(fā)電源噪聲，這樣會在真正的地平面上產(chǎn)生電壓波動和變化，這個噪聲會影響其他元件的動作。負載電容的增大，負載電阻的減小，地電感的增大，同時開關(guān)器件數(shù)目的增加均會導致地彈的增大。
傳輸通道電氣特性分析
在多層PCB中，絕大部分傳輸線不僅只布置在單個層面上，而是在多個層面上交錯布置，各層面間通過過孔進行連接。所以，在多層PCB中，一條典型的傳輸通道主要包括傳輸線、走線拐角、過孔3個部分。在低頻情況下，印制線和走線過孔可以看成普通的連接不同器件管腳的電氣連接，對信號質(zhì)量不會產(chǎn)生太大影響。但在高頻情況下，印制線、拐角和過孔就不能僅考慮其連通性，還應考慮其高頻時電氣特性和寄生參數(shù)的影響。
高速PCB中傳輸線的電氣特性分析
在高速PCB設(shè)計中，不可避免地要使用大量的信號連接線，且長短不一，信號經(jīng)過連接線的延遲時間與信號本身的變化時間相比已經(jīng)不能忽略，信號以電磁波的速度在連接線上傳輸，此時的連接線是帶有電阻、電容、電感的復雜網(wǎng)絡(luò)，需要用分布參數(shù)系統(tǒng)模型來描述，即傳輸線模型。
傳輸線用于將信號從一端傳輸?shù)搅硪欢?，?條有一定長度的導線組成，一條稱為信號路徑，一條稱為返回路徑。在低頻電路中，傳輸線的特性表現(xiàn)為純電阻電氣特性。在高速PCB中，隨著傳輸信號頻率的增加，導線間的容性阻抗減小，導線上感性阻抗增加，信號線將不再只表現(xiàn)為純電阻，即信號將不僅在導線上傳輸，而且也會在導體間的介質(zhì)中傳播。如果信號頻率進一步增加，當jωL>>R，1/(jωC)<對于均勻?qū)Ь€，在不考慮外部環(huán)境變化的情況下，電阻R、傳輸線寄生電感L和寄生電容C平均分布(即L1=L2=…=Ln;C1=C2=…=Cn+1)。
眾所周知，PCB(印制電路板)是電子產(chǎn)品中電路元件和器件的基本支撐件，其設(shè)計質(zhì)量往往直接影響嵌入式系統(tǒng)的可靠性和兼容性。以往，一些低速電路板中，時鐘頻率一般只有10 MHz左右，電路板或封裝設(shè)計的主要挑戰(zhàn)就是如何在雙層板上布通所有的信號線以及如何在組裝時不破壞封裝。
由于互連線不曾影響系統(tǒng)性能，所以互連線的電氣特性并不重要。在這種意義下對信號低速電路板中的互連線是暢通透明的。但是隨著嵌入式系統(tǒng)的發(fā)展，采用的電路基本上都是高頻電路，由于時鐘頻率的提高，信號上升沿也變短，印制電路對經(jīng)過信號產(chǎn)生的容抗和感抗將遠遠大于印制電路本身的電阻，嚴重影響信號的完整性。對于嵌入式系統(tǒng)，當時鐘頻率超過100 MHz或上升沿小于1 ns時，信號完整性效應就變得重要了。
在PCB中，信號線是信號傳輸?shù)闹饕d體，信號線的走線情況將直接決定信號傳輸?shù)膬?yōu)越，從而直接影響整個嵌入式的性能。不合理的布線，將嚴重引發(fā)多種信號完整性的問題，對電路產(chǎn)生時序、噪聲和電磁干擾(EMI)等，將嚴重影響嵌入式的性能。對此，本文從高速數(shù)字電路中信號線的實際電氣特性出發(fā)，建立電氣特性模型，尋找影響信號完整性的主要原因及解決問題的方法，給出布線中應該注意的問題和遵循的方法和技巧。
信號完整性
信號完整性是指信號在信號線上的質(zhì)量，即信號在電路中能以正確的時序和電壓電平作出響應的能力，信號具有良好的信號完整性是指在需要的時候具有所必需達到的電壓電平數(shù)值。差的信號完整性不是由某一單一因素導致的，而是板級設(shè)計中多種因素共同引起的。信號完整性問題體現(xiàn)在很多方面，主要包括延遲、反射、串擾、過沖、振蕩、地彈等。
延遲：延遲是指信號在PCB板的傳輸線上以有限的速度傳輸，信號從發(fā)送端發(fā)出到達接收端，其間存在一個傳輸延遲。信號延遲會對嵌入式的時序產(chǎn)生影響;傳輸延遲主要取決于導線的長度和導線周圍介質(zhì)的介電常數(shù)。在高速數(shù)字系統(tǒng)中，信號傳輸線長度是影響時鐘脈沖相位差的最直接因素，時鐘脈沖相位差是指同時產(chǎn)生的兩個時鐘信號到達接收端的時間不同步。時鐘脈沖相位差降低了信號沿到達的可預測性，如果時鐘脈沖相位差太大，會在接收端產(chǎn)生錯誤的信號。
反射：反射就是信號在信號線上的回波。當信號延遲時間遠大于信號跳變時間時，信號線必須當作傳輸線。當傳輸線的特性阻抗與負載阻抗不匹配時，信號功率(電壓或電流)的一部分傳輸?shù)骄€上并到達負載處，但是有一部分被反射了。若負載阻抗小于原阻抗，反射為負;反之，反射為正。布線的幾何形狀、不正確的線端接、經(jīng)過連接器的傳輸及電源平面不連續(xù)等因素的變化均會導致此類反射。
串擾：串擾是兩條信號線之間的耦合、信號線之間的互感和互容引起信號線上的噪聲。容性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。串擾噪聲源于信號線網(wǎng)之間、信號系統(tǒng)和電源分布系統(tǒng)之間、過孔之間的電磁耦合。串繞有可能引起假時鐘、間歇性數(shù)據(jù)錯誤等，對鄰近信號的傳輸質(zhì)量造成影響?，F(xiàn)實中，無法完全消除串擾，但可將其控制在系統(tǒng)所能承受的范圍之內(nèi)。PCB板層的參數(shù)、信號線間距、驅(qū)動端和接收端的電氣特性、基線端接方式對串擾都有一定的影響。
過沖和下沖：過沖就是第一個峰值或谷值超過設(shè)定電壓，對于上升沿，是指最高電壓;對于下降沿，是指最低電壓。下沖是指下一個谷值或峰值超過設(shè)定電壓。過分的過沖能夠引起保護二極管工作，導致其過早的失效。過分的下沖能夠引起假的時鐘或數(shù)據(jù)錯誤(誤操作)。
振蕩和環(huán)繞振蕩：振蕩現(xiàn)象是反復出現(xiàn)的過沖和下沖。信號的振蕩即是由線上過渡的電感和電容引起的振蕩，屬于欠阻尼狀態(tài)，而環(huán)繞振蕩，屬于過阻尼狀態(tài)。振蕩和環(huán)繞振蕩同反射一樣也是由多種因素引起的，振蕩可以通過適當?shù)亩私佑枰詼p小，但是不可能完全消除。
地電平反彈噪聲和回流噪聲：當電路中有較大的電流涌動時會引起地電平反彈噪聲，如大量芯片的輸出同時開啟時，將有一個較大的瞬態(tài)電流在芯片與板的電源平面流過，芯片封裝與電源平面的電感和電阻會引發(fā)電源噪聲，這樣會在真正的地平面上產(chǎn)生電壓波動和變化，這個噪聲會影響其他元件的動作。負載電容的增大，負載電阻的減小，地電感的增大，同時開關(guān)器件數(shù)目的增加均會導致地彈的增大。
傳輸通道電氣特性分析
在多層PCB中，絕大部分傳輸線不僅只布置在單個層面上，而是在多個層面上交錯布置，各層面間通過過孔進行連接。所以，在多層PCB中，一條典型的傳輸通道主要包括傳輸線、走線拐角、過孔3個部分。在低頻情況下，印制線和走線過孔可以看成普通的連接不同器件管腳的電氣連接，對信號質(zhì)量不會產(chǎn)生太大影響。但在高頻情況下，印制線、拐角和過孔就不能僅考慮其連通性，還應考慮其高頻時電氣特性和寄生參數(shù)的影響。
高速PCB中傳輸線的電氣特性分析
在高速PCB設(shè)計中，不可避免地要使用大量的信號連接線，且長短不一，信號經(jīng)過連接線的延遲時間與信號本身的變化時間相比已經(jīng)不能忽略，信號以電磁波的速度在連接線上傳輸，此時的連接線是帶有電阻、電容、電感的復雜網(wǎng)絡(luò)，需要用分布參數(shù)系統(tǒng)模型來描述，即傳輸線模型。
傳輸線用于將信號從一端傳輸?shù)搅硪欢?，?條有一定長度的導線組成，一條稱為信號路徑，一條稱為返回路徑。在低頻電路中，傳輸線的特性表現(xiàn)為純電阻電氣特性。在高速PCB中，隨著傳輸信號頻率的增加，導線間的容性阻抗減小，導線上感性阻抗增加，信號線將不再只表現(xiàn)為純電阻，即信號將不僅在導線上傳輸，而且也會在導體間的介質(zhì)中傳播。如果信號頻率進一步增加，當jωL>>R，1/(jωC)<對于均勻?qū)Ь€，在不考慮外部環(huán)境變化的情況下，電阻R、傳輸線寄生電感L和寄生電容C平均分布(即L1=L2=…=Ln;C1=C2=…=Cn+1)。
我是標題
我是標題
在線咨詢